

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 61-042182  
 (43)Date of publication of application : 28.02.1986

(51)Int.CI. H01S 3/133  
 // G11B 7/125


(21)Application number : 59-163110 (71)Applicant : MATSUSHITA ELECTRIC IND CO LTD  
 (22)Date of filing : 02.08.1984 (72)Inventor : TAKEMURA YOSHIYA  
 OBARA KAZUAKI  
 KANAMARU SHUNJI

## (54) SEMICONDUCTOR LASER DRIVE CIRCUIT

## (57)Abstract:

PURPOSE: To directly control peak power and bias power at the time of recording by a method wherein the peak current and the bias current are controlled by sampling the output of a photo detector on the basis of code values changing into the peak power and the bias power in modulation signals.

CONSTITUTION: By means of the reproduction mode, a terminal  $\alpha$  led out of a semiconductor laser 1 is connected to a terminal  $\beta$  on the basis of a mode signal (a), and a transistor 15 is controlled by comparing the monitor current from the photo detector 2 with the voltage value from a reproducing reference voltage source 13, thus controlling the photo output of the laser 1 to a constant reproduction power. By means of the recording mode, the terminal  $\alpha$  is connected to a modulation circuit 20, which circuit is changed over on the basis of a modulation signal (b). When the signal (b) is of the bias power, a transistor 24 is controlled by comparing a monitor current  $I_m$  with a bias reference voltage source 23, thus controlling the photo output of the laser 1 to the bias power. When the signal (b) is of the peak power, this output is controlled to the peak power by comparison with a reference voltage source 27.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision  
of rejection]

[Date of requesting appeal against examiner's  
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁 (JP)

⑪ 特許出願公開

⑫ 公開特許公報 (A) 昭61-42182

⑬ Int.Cl.<sup>4</sup>

H 01 S 3/133  
// G 11 B 7/125

識別記号

厅内整理番号

7377-5F  
7247-5D

⑭ 公開 昭和61年(1986)2月28日

審査請求 未請求 発明の数 1 (全7頁)

⑮ 発明の名称 半導体レーザ駆動回路

⑯ 特願 昭59-163110

⑰ 出願 昭59(1984)8月2日

⑱ 発明者 竹村 佳也 門真市大字門真1006番地 松下電器産業株式会社内

⑲ 発明者 小原 和昭 門真市大字門真1006番地 松下電器産業株式会社内

⑳ 発明者 金丸 俊次 門真市大字門真1006番地 松下電器産業株式会社内

㉑ 出願人 松下電器産業株式会社 門真市大字門真1006番地

㉒ 代理人 弁理士 中尾 敏男 外1名

明細書

1. 発明の名称

半導体レーザ駆動回路

2. 特許請求の範囲

(1) 半導体レーザを光出力の大きいピークパワーと光出力の小さいバイアスパワーの2値で変調信号に従い光出力を変調するように構成し、前記半導体レーザの光出力を検出する光検出器を有し、変調信号中のピークパワーとなる符号値の期間で光検出器の出力とピークの基準値を比較するピーク比較回路と、この出力により半導体レーザの駆動電流を制御するピーク電流源と、変調信号中のバイアスパワーとなる符号値の期間で光検出器の出力とバイアスの基準値を比較するバイアス比較回路と、この出力により半導体レーザの駆動電流を制御するバイアス電流源を具備し、ピークパワーおよびバイアスパワーを所定の大きさに保つことを特徴とする半導体レーザ駆動回路。

(2) 変調信号中のピークパワーとなる符号値の期間でピーク比較回路の出力をサンプリングするビ

ークサンプルホールド回路と、この回路のホールド出力により半導体レーザの駆動電流を制御するピーク電流源と、変調信号中のバイアスパワーとなる符号値の期間でバイアス比較回路の出力をサンプリングするバイアスサンプルホールド回路との回路のホールド出力により半導体レーザの駆動電流を制御するバイアス電流源を具備することを特徴とする特許請求の範囲第1項記載の半導体レーザ駆動回路。

(3) 変調信号中に、所定期間同じ符号が連続する符号パターンを検出する符号パターン検出回路を有し、ピークパワーとなる符号の連続を検出するピークサンプル信号によりピークサンプルホールド回路でサンプリングし、バイアスパワーとなる符号の連続を検出するバイアスサンプル信号によりバイアスサンプルホールド回路でサンプリングすることを特徴とする特許請求の範囲第2項記載の半導体レーザ駆動回路。

3. 発明の詳細な説明

産業上の利用分野

本発明は、半導体レーザの光出力を変調する半導体レーザ駆動回路、特にディジタル信号での変調時にパワーサーボ制御を行なう半導体レーザ駆動回路に関するものである。

#### 従来例の構成とその問題点

近年、半導体レーザは、光通信や光記録などの分野で広く利用されるようになってきた。

光記録の分野において、光ディスクは高密度記録が可能であるため、大容量メモリとして注目されている。以下、光ディスク装置に使用する半導体レーザ駆動回路について説明を行なう。

第1図は、光ディスクに記録および再生を行なう時の半導体レーザの駆動電流による光出力の変化を表したものである。光ディスクに信号を記録するには、光ディスクの記録層にレーザ光を照射し、記録層に穴をあけたり、あるいは記録層の反射率を変化させ、記録ビットを形成する。この記録ビットの有無により信号を記録する。以下、記録ビットを形成する時の半導体レーザの光出力をピークパワーと呼び、第1図の $P_p$ で表わす。

第3図は、従来の半導体レーザ駆動回路の構成を示すものである。第3図において、1は半導体レーザである。2は光検出器で、半導体レーザ1の後方への光あるいは、光学系を通るレーザ光の一部を受光することにより、半導体レーザ1の光出力をモニタする。3は再生パワーを決める電流源であり、再生電流 $I_o$ を流す。4は光検出器2からの出力に従って再生電流 $I_o$ の大きさを制御するパワーサーボ回路である。6は記録時のバイアスパワーを決める電流源であり、バイアス電流 $I_1$ を流す。8は記録時のピークパワーを決める電流源であり、ピーク電流 $I_2$ を流す。5はモード切換回路であり、モード信号 $b$ により、記録と再生とのモードを切換える。7はスイッチング回路であり、変調信号 $b$ により、オン-オフする。

まず、再生モードの動作について説明する。

入力端子10からモード信号 $b$ を入力し、モード切換回路5を開く。このとき半導体レーザ1には再生電流 $I_o$ が流れ、再生パワー $P_o$ で発光する。つぎに、記録モードでは、モード信号 $b$ によりモード切換回路5を開じる。入力端子10より変調信号 $b$ を入力し、変調信号が“1”の時、スイッチング回路7を開じ、“0”的時は閉く。

#### 特開昭61-42182(2)

ディジタル信号を記録する場合、記録ビットを、例えば、変調信号の“1”に対応させる。“0”的時は、記録層に変化がおこらない程度のレーザ光を照射する。このときの光出力をバイアスパワーと呼び、第1図の $P_b$ で表わす。バイアスパワーを加えることにより、記録層が予熱され記録特性を改善することができる。光ディスクから記録した信号を再生するには、弱いレーザ光を照射し、記録ビットの有無による反射光量の変化を検出する。このときの半導体レーザの光出力を再生パワーと呼び、第1図の $P_o$ で表わす。

また、各パワーの値として、例えば、 $P_o = 1\text{mW}$ 、 $P_b = 2\text{mW}$ 、 $P_p = 8\text{mW}$ とする。

第2図に半導体レーザの光出力の変化の一例を示す。第2図では、最初、再生モードで半導体レーザは再生パワー $P_o$ で発光している。つぎに記録モードになり、図の上部に示す変調信号に従ってピークパワー $P_p$ あるいはバイアスパワー $P_b$ で発光し、記録を行なう。その後再び、再生モードとなっている。

つぎにパワーサーボ回路について説明する。一般に半導体レーザは、温度変化により光出力が変化する。これを第4図に示す。温度が $t$ から $t'$ へ上昇した場合、同じ電流 $I$ を流しても光出力は低下する( $P \rightarrow P'$ )。光出力を一定にするため、半導体レーザに流れる電流を $I$ から $I'$ へ増加させなければならない。この制御を行なうのが、パワーサーボ回路である。パワーサーボ回路の構成を第5図に示す。半導体レーザ1の光出力を光検出器2で受光し、受光量の変化は、光検出器2を流れるモニタ電流 $I_m$ の変化で表わすことができ

る。光検出器として、例えば、PINホトダイオードなどが使用できる。オペアンプ11は、抵抗12を $R_m$ とし、基準電圧源13を $V_R$ とすれば、モニタ電流 $I_m$ の変化により、比較電圧 $V_m = V_R - I_m R_m$ を出力する。切換回路14はモード信号 $a$ により、トランジスタ15のベースの接続を切換える。再生モードの場合、ベースの端子 $\alpha$ をオペアンプ11からの端子 $B$ へ接続する。これにより、トランジスタ15のベースに比較電圧 $V_m$ が加わり、トランジスタ15に流れるコレクタ電流、即ち、半導体レーザの駆動電流が制御される。

このサーボ回路で、半導体レーザ1の光出力が低下すると光検出器2の電流が減少し、比較電圧 $V_m$ が大きくなり、トランジスタ15を流れる駆動電流が増加し、半導体レーザ1の光出力が増加する。また、半導体レーザ1の光出力が増加した場合には、前記と逆方向の制御がかかる。以上のようにパワーサーボ回路は、再生パワーを常に一定に保つように制御を行なう。

また、サンプルスイッチ16は、モード信号 $a$

例えば、ディジタル信号を記録する場合に用いる変調信号は、一般に、低域成分が多いため、ピークパワーとバイアスパワーは各々別々に制御する必要がある。

#### 発明の目的

本発明は、上記欠点に鑑みてなされたものであり、記録時のピークパワーおよびバイアスパワーに対してもパワー制御を行なうことができる半導体レーザ駆動回路を提供するものである。

#### 発明の構成

本発明は、変調信号中のピークパワーとなる符号値で光検出器の出力をサンプリングするピークサンプルホールド回路と、バイアスパワーとなる符号値で光検出器の出力をサンプリングするバイアスサンプルホールド回路を備えた半導体レーザ駆動回路であり、ピークサンプルホールド回路のホールド値を用いてピーク電流を制御し、バイアスサンプルホールド回路のホールド値を用いてバイアス電流を制御することにより、記録時に、バイアスパワーおよびピークパワーを直接制御する

特開昭61-42182(3)

により制御され、再生モードで閉じ、記録モードで開く、再生モードでは、オペアンプ11からの比較電圧 $V_m$ をホールドコンデンサ17へ加える。記録モードでは、サンプルスイッチ16を開き、切換回路14は、端子 $\alpha$ を端子 $B$ へ接続する。ホールドコンデンサ17で保持した比較電圧は $V_m$ はオペアンプ18、切換回路14を通りトランジスタ15のベースへ加わり、半導体レーザ1の駆動電流を保持する。なお、オペアンプ18はホールドコンデンサ17で比較電圧 $V_m$ を保持するためインピーダンスの変換を行なうものである。

以上のように記録モードでは、再生モードでの駆動電流(再生電流 $I_o$ に対応する)を保持し、これにバイアス電流 $I_1$ 、ピーク電流 $I_2$ を重畳するよう構成している。このように記録モードではサーボ制御を行なっていないため、記録中に温度変化等により、光出力が変化し良好な記録ができなくなる。そのため、記録モードでは、連続記録時間を短かくし、一定の時間毎に再生モードに切換え、パワー制御を行なう必要がある。

ことのできるものである。

#### 実施例の説明

まず、本発明の基本的な構成について、図面を参照しながら説明する。第6図は、本発明の第1の実施例における半導体レーザ駆動回路の基本的な構成を示すものである。第6図において、1は半導体レーザ、2は光検出器、11はオペアンプ、12は抵抗、13は再生用基準電圧源、15はトランジスタであり、以上は第5図の構成と同じものである。19はモード切換回路で、モード信号 $a$ により半導体レーザ1の接続を切換える。20は変調回路で、変調信号 $b$ により半導体レーザ1の接続を切換える。21はオペアンプ、22は抵抗、23はバイアス用基準電圧源、24はトランジスタで、これらによりバイアス電流の大きさを制御する。25はオペアンプ、26は抵抗、27はピーク用基準電圧源、28はトランジスタで、これらによりピーク電流の大きさを制御する。

まず、再生モードの動作について説明する。再生モードでの動作は、第5図のパワーサーボ回路

の再生モードの場合と同様である。再生モードでは、モード信号 $\alpha$ により、モード切換回路19は半導体レーザ1からの端子 $a$ を端子 $b$ に接続する。再生パワー比較回路Aでは、オペアンプ11と抵抗12により、光検出器2からのモニタ電流 $I_m$ の大きさと、再生用基準電圧源13の値 $V_b$ とを比較し比較電圧 $V_{mb}$ を発生する。これをトランジスタ15のベースへ加える。トランジスタ15は再生用電流源であり、半導体レーザ1の光出力を一定の再生パワーに制御する。

つぎに記録モードの動作について説明する。記録モードでは、モード切換回路19はモード信号 $\alpha$ により、半導体レーザ1からの端子 $a$ を変調回路20への端子 $a$ に接続する。変調回路20は変調信号 $\beta$ により、端子 $b$ をバイアス電流源のトランジスタ24のコレクタへの端子 $c$ 、あるいは、ピーク電流源のトランジスタ28のコレクタへの端子 $c$ に接続し、半導体レーザ1の光出力を変調する。例えば、第2図に示したように変調信号 $\beta$ が“0”的ときにバイアスパワー、“1”的とき

のパワーサポートが可能となる。

また、本実施例では、変調信号の各符号“0”あるいは“1”的全ての場合についてパワーサポートを行なうため細かな制御が可能であるが、その反面、変調信号のデータレートが高くなると、同符号の続く期間が短かい場合に、パワーサポート回路の動作が追いつかなくなる。

つぎに、変調信号のデータレートが高い場合でも使用できる実施例について説明する。第7図は本発明の第2の実施例における半導体レーザ駆動回路の構成を示すものである。第7図において、1は半導体レーザ、2は光検出器、11、21、26はオペアンプ、12、22、26は抵抗、13、23、27はそれぞれ再生用、バイアス用、ピーク用の基準電圧源、15、24、28は、それぞれ駆動用のトランジスタ、19はモード切換回路、20は変調回路であり、以上は第6図の構成と同じものである。29はバイアスサンプルスイッチで、バイアスサンプル信号Cにより比較電圧 $V_{mb}$ をサンプリングする。30はバイアスホ

#### 特開昭61-42182(4)

ルドコンデンサ、31はオペアンプで、サンプリングした比較電圧 $V_{mb}$ をホールドする。32はピークサンプルスイッチで、ピークサンプル信号Dにより比較電圧 $V_{mp}$ をサンプリングする。33はピークホールドコンデンサ、34はオペアンプで、サンプリングした比較電圧 $V_{mp}$ をホールドする。

再生モードの動作は、第6図に示した第1の実施例と同様であるため説明を省略し、記録モードの動作について説明する。記録モードでのモード切換回路19と変調回路20の動作、および光検出器2のモニタ電流 $I_m$ と各基準電圧源とを比較電圧 $V_{mb}$ 、 $V_{mp}$ を発生する動作も、第1の実施例と同様である。第1の実施例では、比較電圧を直接電流源のトランジスタ24、28へ加えて駆動したが、第2の実施例では、この比較電圧をサンプルホールドした値で電流源を駆動するように構成している。第7図において、バイアスサンプルスイッチ29、バイアスホールドコンデンサ30、オペアンプ31は、サンプルホールド回路を構成

し、バイアスサンプル信号Cにより、比較電圧 $V_{mb}$ をサンプルホールドする。このホールド電圧をトランジスタ24のベースへ加え、半導体レーザ1の光出力がバイアスパワーとなるように制御する。

ピークサンプルスイッチ32、ピークホールドコンデンサ33、オペアンプ34も、同様にサンプルホールド回路を構成し、ピークサンプル信号dにより、比較電圧 $V_{mp}$ をサンプルホールドする。このホールド電圧をトランジスタ28のベースへ加え、半導体レーザ1の光出力がピークパワーとなるように制御する。

つぎに、バイアスサンプル信号Cおよびピークサンプル信号dについて説明する。これらのサンプル信号は、サンプルホールド回路のホールドコンデンサをチャージするために必要な所定の期間以上同じ符号が続く符号パターンを変調信号の中から検出した信号である。第8図に符号パターン検出回路の構成の一例を示す。第8図において、35はシフトレジスタ、36はアンドゲート、37

なお、2つの実施例では、半導体レーザを再生パワー、バイアスパワー、ピークパワーで発光させるために、それぞれ単独の電流源を用い、モード信号、変調信号でこれらを切換えることにより行なう構成としたが、従来例に示したように、3つの電流源の電流を加えることにより各パワーの光出力を得る構成とすることもできる。

また、変調信号の“○”に対してバイアスパワー $P_b$ を対応させたが、バイアスパワーによる予熱効果を利用しない場合等は、 $P_b = 0$ としても良い。

#### 発明の効果

以上のように本発明は、半導体レーザの光出力を検出する光検出器を有し、変調信号中のピークパワーとなる符号値で光検出器の出力と基準値を比較して所定のピークパワーとなるように制御し、変調信号中のバイアスパワーとなる符号値で光検出器の出力を比較して所定のバイアスパワーとなるように制御することにより、記録中に、バイアスパワーおよびピークパワーを直接制御すること

特開昭61-42182(5)  
はノアゲートである。第8図では、サンプルホールドに必要な期間として、変調信号bの3ビット分を用いる場合を示している。変調信号bを、順にシフトレジスタ35へ入力する。シフトレジスタ35は、変調信号bを1ビットずつシフトする。アンドゲート36は、シフトレジスタの出力が全て“1”的とき“1”を出力する。つまり、変調信号bが3ビット以上“1”が連続する場合に、ピークサンプル信号dが“1”となる。また、ノアゲート37は、シフトレジスタの出力が全て“0”的とき“1”を出力する。つまり、変調信号bで3ビット以上“0”が連続する場合に、バイアスサンプル信号Cが“1”となる。

以上のように、本実施例では、変調信号から所定の期間同じ符号が連続するパターンを検出し、この期間に各パワーの比較回路の比較電圧をサンプリングし、その他の期間はホールドし、これにより半導体レーザの駆動電流を制御する構成とすることにより、変調信号のデータレートが高い場合でも、安定な制御を行なうことができる。

ができ、そのため長時間の連続記録の場合にもパワー制御を行なうことができ、その実用的效果は大なるものがある。


#### 4. 図面の簡単な説明

第1図は、半導体レーザの光出力を示す特性図、第2図は記録および再生時の半導体レーザの光出力を示す模式図、第3図は従来の半導体レーザ駆動回路の構成を示すブロック図、第4図は半導体レーザの光出力の温度特性図、第5図はパワーサーボ回路の構成を示す回路図、第6図は本発明の第1の実施例における半導体レーザ駆動回路を示す回路図、第7図は本発明の第2の実施例における半導体レーザ駆動回路を示す回路図、第8図は本発明の第2の実施例における符号パターン検出回路を示す回路図である。


1……半導体レーザ、2……光検出器、16、24、28……電流源、A、B、C……比較回路、D、E……サンプルホールド回路。

代理人の氏名 井理士 中尾敏男ほか1名


第1図




第2図




第4図




第5図



特開昭61-42182(6)



第6図



特開昭 61-42182(7)




図 7

図 8

